SwePub
Sök i LIBRIS databas

  Utökad sökning

id:"swepub:oai:DiVA.org:kth-346310"
 

Sökning: id:"swepub:oai:DiVA.org:kth-346310" > FPGA-Based HPC for ...

FPGA-Based HPC for Associative Memory System

Wang, Deyu (författare)
Fudan Univ, Shanghai, Peoples R China.
Wang, Yuning (författare)
Univ Turku, Turku, Finland.
Yu, Yang (författare)
KTH,Elektronik och inbyggda system
visa fler...
Stathis, Dimitrios (författare)
KTH,Elektronik och inbyggda system
Hemani, Ahmed, 1961- (författare)
KTH,Elektronik och inbyggda system
Lansner, Anders, Professor, 1949- (författare)
KTH,Beräkningsvetenskap och beräkningsteknik (CST)
Xu, Jiawei (författare)
Guangdong Inst Intelligence Sci & Technol, Zhuhai, Guangdong, Peoples R China.
Zheng, Li-Rong (författare)
Fudan Univ, Shanghai, Peoples R China.
Zou, Zhuo (författare)
Fudan Univ, Shanghai, Peoples R China.
visa färre...
Fudan Univ, Shanghai, Peoples R China Univ Turku, Turku, Finland. (creator_code:org_t)
Institute of Electrical and Electronics Engineers (IEEE), 2024
2024
Engelska.
Ingår i: 29TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, ASP-DAC 2024. - : Institute of Electrical and Electronics Engineers (IEEE). ; , s. 52-57
  • Konferensbidrag (refereegranskat)
Abstract Ämnesord
Stäng  
  • Associative memory plays a crucial role in the cognitive capabilities of the human brain. The Bayesian Confidence Propagation Neural Network (BCPNN) is a cortex model capable of emulating brain-like cognitive capabilities, particularly associative memory. However, the existing GPU-based approach for BCPNN simulations faces challenges in terms of time overhead and power efficiency. In this paper, we propose a novel FPGA-based high performance computing (HPC) design for the BCPNN-based associative memory system. Our design endeavors to maximize the spatial and timing utilization of FPGA while adhering to the constraints of the available hardware resources. By incorporating optimization techniques including shared parallel computing units, hybrid-precision computing for a hybrid update mechanism, and the globally asynchronous and locally synchronous (GALS) strategy, we achieve a maximum network size of 150x10 and a peak working frequency of 100 MHz for the BCPNN-based associative memory system on the Xilinx Alveo U200 Card. The tradeoff between performance and hardware overhead of the design is explored and evaluated. Compared with the GPU counterpart, the FPGA-based implementation demonstrates significant improvements in both performance and energy efficiency, achieving a maximum latency reduction of 33.25x, and a power reduction of over 6.9x, all while maintaining the same network configuration.

Ämnesord

TEKNIK OCH TEKNOLOGIER  -- Elektroteknik och elektronik (hsv//swe)
ENGINEERING AND TECHNOLOGY  -- Electrical Engineering, Electronic Engineering, Information Engineering (hsv//eng)

Publikations- och innehållstyp

ref (ämneskategori)
kon (ämneskategori)

Till lärosätets databas

Sök utanför SwePub

Kungliga biblioteket hanterar dina personuppgifter i enlighet med EU:s dataskyddsförordning (2018), GDPR. Läs mer om hur det funkar här.
Så här hanterar KB dina uppgifter vid användning av denna tjänst.

 
pil uppåt Stäng

Kopiera och spara länken för att återkomma till aktuell vy