Sökning: onr:"swepub:oai:research.chalmers.se:bcf288bc-497c-4965-bd5a-8c010521854e" >
Process optimizatio...
Process optimization for SiGe pMOSFETs using low temperature oxides on ultra-thin cap layers
-
- Johansson, Mikael, 1978 (författare)
- Chalmers tekniska högskola,Chalmers University of Technology
-
- Yousif, M. Y. A., 1963 (författare)
- Chalmers tekniska högskola,Chalmers University of Technology
-
- Lundgren, Per, 1968 (författare)
- Chalmers tekniska högskola,Chalmers University of Technology
-
visa fler...
-
- Bengtsson, Stefan, 1961 (författare)
- Chalmers tekniska högskola,Chalmers University of Technology
-
visa färre...
-
(creator_code:org_t)
- 2004
- 2004
- Engelska.
-
Ingår i: Physica scripta. Topical Issues. - 0281-1847. ; T114, s. 97-99
- Relaterad länk:
-
http://dx.doi.org/10...
-
visa fler...
-
https://doi.org/10.1...
-
https://research.cha...
-
visa färre...
Abstract
Ämnesord
Stäng
- We optimized the oxidation and annealing processes for SiGe quantum-well (QW) p-channel Metal-Oxide-Semiconductor Field-Effect Transistors (pMOSFETs) to maintain the strain in the channel and to suppress or eliminate the Si cap layer parasitic conduction. We fabricated and investigated poly-Si gated MOS capacitors incorporating 2nm low-temperature furnace oxides and optimized ultra-thin Si-cap layers. For these structures, we found that a rapid thermal annealing (RTA) thermal budget of 950°C, 30s could serve as a proper choice for gate dopants activation. © Physica Scripta 2004.
Ämnesord
- TEKNIK OCH TEKNOLOGIER -- Materialteknik (hsv//swe)
- ENGINEERING AND TECHNOLOGY -- Materials Engineering (hsv//eng)
- TEKNIK OCH TEKNOLOGIER -- Elektroteknik och elektronik (hsv//swe)
- ENGINEERING AND TECHNOLOGY -- Electrical Engineering, Electronic Engineering, Information Engineering (hsv//eng)
Publikations- och innehållstyp
- kon (ämneskategori)
- ref (ämneskategori)
Hitta via bibliotek
Till lärosätets databas