SwePub
Sök i LIBRIS databas

  Utökad sökning

WFRF:(Caputa Peter)
 

Sökning: WFRF:(Caputa Peter) > An On-Chip Delay- a...

An On-Chip Delay- and Skew-Insensitive Multi-Cycle Comunication Scheme

Caputa, Peter (författare)
Linköpings universitet,Elektroniska komponenter,Tekniska högskolan
Svensson, Christer (författare)
Linköpings universitet,Elektroniska komponenter,Tekniska högskolan
 (creator_code:org_t)
2006
2006
Engelska.
Ingår i: International Solid-State Circuits Conference 2006, San Fransisco, USA. - 1424400791
  • Konferensbidrag (övrigt vetenskapligt/konstnärligt)
Abstract Ämnesord
Stäng  
  • A synchronous latency-insensitive design (SLID) method that mitigates unknown on-chip global wire delays and removes the need for controlling global clock skew is presented. An SLID-based 5.4mm-long on-chip global bus, fabricated in a standard 0.18mum CMOS process, supports 3Gb/s/wire and accepts plusmn2 clock cycles of data-clock skew. This paper focuses on data synchronization for large global on-chip signals, which has become a difficult issue in high-frequency processor designs.

Nyckelord

CMOS integrated circuits
delays
integrated circuit design
integrated circuit interconnections
synchronisation
0.18 micron
5.4 mm
CMOS process
data synchronization
data-clock skew
global clock skew
multicycle communication
on-chip global wire delays
synchronous latency-insensitive design
TECHNOLOGY
TEKNIKVETENSKAP

Publikations- och innehållstyp

vet (ämneskategori)
kon (ämneskategori)

Hitta via bibliotek

Till lärosätets databas

Hitta mer i SwePub

Av författaren/redakt...
Caputa, Peter
Svensson, Christ ...
Artiklar i publikationen
International So ...
Av lärosätet
Linköpings universitet

Sök utanför SwePub

Kungliga biblioteket hanterar dina personuppgifter i enlighet med EU:s dataskyddsförordning (2018), GDPR. Läs mer om hur det funkar här.
Så här hanterar KB dina uppgifter vid användning av denna tjänst.

 
pil uppåt Stäng

Kopiera och spara länken för att återkomma till aktuell vy